DFT Engineer

CDI à 100% de suite ou à convenir.
Postulation uniquement en ligne - merci de mentionner sous source (ORP)

Herausforderungen sind unser Antrieb, Innovation unsere Berufung. Wir bei Kandou sind ein Team aus leidenschaftlichen, versierten Fachleuten, die in der Halbleiterindustrie Akzente setzen. Wir sind ein innovativer Marktführer bei High-Speed- und energieeffizienten Chip-to-Chip-Link-Lösungen, die für die Entwicklung der Elektronikindustrie entscheidend sind, und entwickeln uns kontinuierlich weiter, um nicht nur den Anforderungen der Kunden von heute, sondern auch von morgen gerecht zu werden. Wenn Sie es lieben, Teil eines High-Tech-Scale-ups zu sein, und motiviert sind, Ihre Grenzen zu erweitern und den Status quo infrage zu stellen, haben wir eine Chance für Sie.

Wesentliche Verantwortlichkeiten:
Hierarchische MBIST- und Scan-Einfügung, BSD-Implementierung
ATPG-Mustergenerierung, Coverage-Analyse, Konvergenz zu hohen Coverage-Metriken
Muster-Simulationen mit Timing
Definition von Testmode-Timing-Constraints, Analyse der Timing-Reports und Konvergenz des Timings
Entwicklung zyklusgenauer funktionaler Muster unter Verwendung der IJTAG-Methodik
Enger Austausch mit den Test- und Production-Engineering-Teams zur Fehlersuche und Inbetriebnahme von Geräten bei Probe- und Final-Tests
Debugging von Silicon-Problemen

Fähigkeiten:
Exzellente Kommunikationsfähigkeiten und starker Teamplayer mit einer „Can-do“-Einstellung
Exzellente Debugging-Fähigkeiten
Gute Scripting-Fähigkeiten zur Entwicklung von Automatisierungen

Qualifikationen:
5+ Jahre DFT-Erfahrung einschliesslich Implementierung, Testmusterentwicklung und Simulation
Nachgewiesene Erfahrung in der Mitwirkung an DFT-Lösungen für komplexe Designs
Erfahrung in der Arbeit mit IJTAG-Methodologien
Erfahrung mit hierarchischer MBIST-Einfügung, hierarchischer Scan-Einfügung und Scan-Compression-Methodologien
Erfahrung in der ATPG-Mustergenerierung für verschiedene Arten von Fehlermodellen, Fehler-Coverage-Analyse und Konvergenz zu hohen Coverage-Metriken
Gute Debugging-Fähigkeiten bei der Simulation von Mustern mit Timing
Erfahrung mit branchenüblichen EDA-Tools für DFT, Timing und Simulation
Kenntnisse in System Verilog

ausbildung:
Bachelor of Engineering in Electronics and Electrical Engineering, Computer Engineering (gleichwertig oder höher)