DFT Engineer

CDI al 100% con decorrenza immediata o da concordare.
Candidatura solo online - si prega di menzionare sotto la voce fonte (ORP)

Le sfide sono la nostra spinta, l'innovazione la nostra vocazione. Noi di Kandou siamo un team di professionisti appassionati e affermati che lasciano il segno nell'industria dei semiconduttori. Siamo un leader innovativo nelle soluzioni di collegamento chip-chip ad alta velocità ed efficienti dal punto di vista energetico, fondamentali per l'evoluzione dell'industria elettronica, in continuo sviluppo per soddisfare le richieste non solo dei clienti di oggi, ma anche di domani. Se ami far parte di una scale-up high-tech e sei motivato dal superare i tuoi limiti e sfidare lo status quo, abbiamo un'opportunità per te.

Responsabilità principali:
Inserimento MBIST e scan gerarchico, implementazione BSD
Generazione di pattern ATPG, analisi della copertura, convergenza verso metriche di copertura elevate
Simulazioni di pattern con timing
Definizione dei vincoli di timing della modalità di test, analisi dei report di timing e convergenza del timing
Sviluppo di pattern funzionali accurati al ciclo utilizzando la metodologia IJTAG
Collaborazione stretta con i team di test e ingegneria di produzione per il debug e il bring up dei dispositivi durante il probe e il test finale
Debug di problemi sul silicio

Competenze:
Eccellenti capacità comunicative e forte attitudine al lavoro di squadra con un approccio proattivo
Eccellenti capacità di debugging
Buone capacità di scripting per lo sviluppo di automazioni

Qualifiche:
Oltre 5 anni di esperienza DFT, inclusi implementazione, sviluppo di pattern di test e simulazione
Comprovata esperienza nel contribuire a soluzioni DFT per design complessi
Esperienza di lavoro con metodologie IJTAG
Esperienza con l'inserimento di MBIST gerarchico, inserimento di scan gerarchico e metodologie di compressione dello scan
Esperienza nella generazione di pattern ATPG per diversi tipi di modelli di guasto, analisi della copertura dei guasti e convergenza verso metriche di copertura elevate
Buone capacità di debug nella simulazione di pattern con timing
Esperienza con strumenti EDA standard del settore per DFT, timing e simulazione
Conoscenza di System Verilog

Istruzione:
Bachelor of Engineering in Electronics and Electrical Engineering, Computer Engineering (equivalente o superiore)